[PDF]Digital Logic Design Using Verilog: Coding and RTL Synthesis

Bibliographic Information

Book Title: Digital Logic Design Using Verilog
Book Subtitle: Coding and RTL Synthesis
Authors: Vaibbhav Taraate
DOI: https://doi.org/10.1007/978-981-16-3199-3
Publisher: Springer Singapore
eBook Packages: Engineering, Engineering (R0)
Copyright Information: The Editor(s) (if applicable) and The Author(s), under exclusive license to Springer Nature Singapore Pte Ltd. 2022
Hardcover ISBN: 978-981-16-3198-6Published: 01 November 2021
Softcover ISBN: 978-981-16-3201-3Published: 02 November 2022
eBook ISBN: 978-981-16-3199-3Published: 31 October 2021
Edition Number: 2
Number of Pages: XXV, 604
Number of Illustrations: 123 b/w illustrations, 529 illustrations in colour

暂无评价

暂时没有数据

交易规则

免责声明

1、本站所有分享材料（数据、资料）均为网友上传，如有侵犯您的任何权利，请您第一时间通过微信（zbook8_com）、QQ（316821785）、电话（13111111111）联系本站，本站将在24小时内回复您的诉求！谢谢！
2、本站所有商品，除特殊说明外，均为（电子版）Ebook，请购买分享内容前请务必注意。特殊商品有说明实物的，按照说明为准。

发货方式

1、自动：在上方保障服务中标有自动发货的宝贝，拍下后，将会自动收到来自卖家的宝贝获取（下载）链接 [个人中心->我的订单->点击订单查看详情]；
2、手动：未标有自动发货的的宝贝，拍下后，通过QQ或订单中的电话联系对方。

退款说明

1、描述：书籍描述(含标题)与实际不一致的（例：描述PDF，实际为epub、缺页少页、版本不符等）；
2、链接：部分图书会给出链接，直接链接到官网或者其他站点，以便于提示，如与给出不符等；
3、发货：手动发货书籍，在卖家未发货前，已申请退款的；
4、其他：如质量方面的硬性常规问题等。
注：经核实符合上述任一，均支持退款，但卖家予以积极解决问题则除外。交易中的商品，卖家无法对描述进行修改！

注意事项

1、在未购买下前，双方在QQ上所商定的内容，亦可成为纠纷评判依据（商定与描述冲突时，商定为准）；
2、在宝贝同时有网站演示与图片演示，且站演与图演不一致时，默认按图演作为纠纷评判依据（特别声明或有商定除外）；
3、在没有"无任何正当退款依据"的前提下，写有"一旦售出，概不支持退款"等类似的声明，视为无效声明；
4、虽然交易产生纠纷的几率很小，但请尽量保留如聊天记录这样的重要信息，以防产生纠纷时便于网站工作人员介入快速处理。